大廠DC-DC PCB layout建議

發(fā)布時(shí)間：2022-06-16作者來源：薩科微瀏覽：3630

在DC-DC芯片的應(yīng)用設(shè)計(jì)中，PCB布板是否合理對于芯片能否表現(xiàn)出其最優(yōu)性能有著至關(guān)重要的影響。不合理的PCB布板會造成芯片性能變差如線性度下降（包括輸入線性度以及輸出線性度）、帶載能力下降、工作不穩(wěn)定、EMI輻射增加、輸出噪聲增加等，更嚴(yán)重的可能會直接造成芯片損壞。

一般DC-DC芯片的使用手冊中都會有其對應(yīng)的PCB布板設(shè)計(jì)要求以及布板示意圖，本次我們就以同步BUCK芯片為例簡單講一講關(guān)于DC-DC芯片應(yīng)用設(shè)計(jì)中的PCB Layout設(shè)計(jì)要點(diǎn)。

1、關(guān)注芯片工作的大電流路徑

DC-DC芯片布板需遵循一個(gè)非常重要的原則，即開關(guān)大電流環(huán)路面積盡可能小。下圖所示的BUCK拓補(bǔ)結(jié)構(gòu)中可以看到芯片開關(guān)過程中存在兩個(gè)大電流環(huán)路。紅色為輸入環(huán)路，綠色為輸出環(huán)路。每一個(gè)電流環(huán)都可看作是一個(gè)環(huán)路天線，會對外輻射能量，引起EMI問題，輻射的大小與環(huán)路面積呈正比。

（注意：當(dāng)芯片引腳設(shè)置不足以讓我們同時(shí)兼顧輸入環(huán)路與輸出環(huán)路最小時(shí)，對于BUCK而言，應(yīng)優(yōu)先考慮輸入部分回路布線最優(yōu)化。因?yàn)檩敵龌芈分须娏魇沁B續(xù)的，而輸入回路中電流是跳變的，會產(chǎn)生較大的di/dt，會引起EMI問題的可能性更高。如果是BOOST芯片，則應(yīng)優(yōu)先考慮輸出回路布線最優(yōu)化。）

2、輸入電容的配置

對于BUCK芯片而言，要想使輸入環(huán)路盡可能小，輸入電容應(yīng)盡可能靠近芯片引腳放置
為了讓電容濾波效果更好，讓電源先經(jīng)過輸入電容，再進(jìn)入芯片內(nèi)部
CIN 使用的大容量電容器，一般情況下頻率特性差，所以要與 CIN 并聯(lián)頻率特性好的高頻率去耦電容器 CBYPASS
電流容量小的電源（IO≤1A）場合，容量值也變小，所以有時(shí)可用1個(gè)陶瓷電容器兼具CIN 和 CBYPASS 功能

3、電感的配置

對于BUCK芯片而言，要想使輸入環(huán)路盡可能小，電感要靠近芯片SW引腳放置
以覆銅方式走線減小寄生電感、電阻
SW節(jié)點(diǎn)要以最小面積處理大電流，防止銅箔面積變大會起到天線的作用，使 EMI 增加
電感附近不要走敏感信號線
自舉電路這一塊，自舉電路要盡量去靠近 SW pin 腳來縮短整個(gè)高頻的流通路徑

附上溫升10℃時(shí)，PCB板的線寬、覆銅厚度與通過電流的對應(yīng)關(guān)系供參考。

4、輸出電容的配置

降壓轉(zhuǎn)換器中，由于向輸出串聯(lián)接入電感器，所以輸出電流平滑
輸出電容靠近電感放置

5、反饋路徑的布線

通常FB反饋網(wǎng)絡(luò)處的分壓電阻都采用K級，10K級或上百K的阻值，阻值越大，越容易受干擾，應(yīng)遠(yuǎn)離各種噪聲源如電感、SW、續(xù)流二極管等
FB、COMP腳的信號地盡可能地與走大電流的功率地隔離開，然后進(jìn)行單點(diǎn)相連，盡量不要讓大電流信號的地去干擾到小信號電流的地
FB的分壓電阻要從VOUT上進(jìn)行采樣，采樣點(diǎn)要靠近輸出電容處才能獲得更準(zhǔn)確的實(shí)際輸出電壓值