電子資訊

分享半導(dǎo)體行業(yè)媒體最新資訊，開展行業(yè)的技術(shù)交流、思想碰撞、信息互換、資料查詢等，以市場趨勢為導(dǎo)向、以客戶滿意為結(jié)果，銳意進取持續(xù)發(fā)展。

更新日期： 2024-09-19
瀏覽次數(shù)： 1691

高壓CMOS (HVCMOS) 是一種專門為處理高電壓應(yīng)用而設(shè)計的CMOS技術(shù)。HVCMOS技術(shù)因其能夠處理高壓且同時具備低壓CMOS電路的所有優(yōu)勢，使其在現(xiàn)代電子設(shè)備的各個領(lǐng)域中成為不可或缺的技術(shù)。無論是電源管理、汽車電子還是其他需要高壓處理的場景，HVCMOS都提供了一種高效、可靠的解決方案。 1. 基礎(chǔ)CM……

查看詳情 >>

晶圓制造之化學(xué)氣相沉積CVD工藝

更新日期： 2024-09-19
瀏覽次數(shù)： 1895

在制造集成電路時，有時候我們需要在硅片（也就是晶圓）表面上沉積一些特定的材料層，比如氮化硅（Si?N?）或氮氧化硅（SiON）。這些材料層不能直接從基板上生成，所以我們采用化學(xué)氣相沉積（CVD）這種方法。 CVD的原理是：我們將含有所需元素的氣體引入到反應(yīng)室中，然后通過加熱讓這些氣體分解。雖然氣體不直接與晶圓表面……

查看詳情 >>

寸土寸金的晶圓為啥要留平邊（flat）或凹槽（notch）？

更新日期： 2024-09-19
瀏覽次數(shù)： 3200

晶圓上留下的平邊（flat）或凹槽（notch）主要用于幫助在制造和處理過程中確定晶圓的類型、摻雜和晶向等信息。 1. 晶圓的晶向識別硅晶圓是由單晶硅錠通過切片制成的，硅晶錠的晶向（晶體結(jié)構(gòu)排列的方向）對于半導(dǎo)體器件的性能和加工工藝非常重要。晶向包括常見的（100）、（110）和（111）晶向，不……

查看詳情 >>

一文讀懂先進封裝的四大要素？TSV、Bump、RDL、wafer

更新日期： 2024-09-19
瀏覽次數(shù)： 3223

先進封裝的四大要素——TSV（硅通孔）、Bump（凸點）、RDL（重布線層）、Wafer（晶圓）——在現(xiàn)代半導(dǎo)體封裝中扮演了核心角色。它們在封裝工藝中各自承擔(dān)的功能，從不同維度推動了芯片小型化、集成度和性能的提升。 1. Wafer（晶圓）：基礎(chǔ)材料和封裝載體 Wafer 是先進封裝的基礎(chǔ)，作為芯片……

查看詳情 >>

聊聊光刻機的原理、現(xiàn)狀與未來

更新日期： 2024-09-19
瀏覽次數(shù)： 3101

光刻機是半導(dǎo)體制造過程中的關(guān)鍵設(shè)備，相當(dāng)于芯片制造工藝的“印刷機”，它的精度直接影響芯片的制程和性能。根據(jù)不同光源類型，光刻機可以分為UV（紫外線）、DUV（深紫外線）和EUV（極紫外線）三大類。光刻機的分辨率主要由兩個參數(shù)決定：光源的波長（λ）和物鏡系統(tǒng)的數(shù)值孔徑（NA）。簡單來說，波……

查看詳情 >>

先進封裝核心技術(shù)之一：TSV

更新日期： 2024-09-19
瀏覽次數(shù)： 1404

在先進封技術(shù)中，TSV（Through-Silicon Via，硅通孔）是一種關(guān)鍵的垂直互連技術(shù)，它通過在芯片內(nèi)部打通的通道實現(xiàn)了電氣信號的垂直傳輸。TSV可以顯著提高芯片之間的數(shù)據(jù)傳輸效率，減少信號延遲，降低功耗，并提升封裝的集成密度。以下是對TSV技術(shù)的詳細解釋。 1. TSV的基本概念 TSV 是一種……

查看詳情 >>

芯片設(shè)計之功能邏輯仿真

更新日期： 2024-09-11
瀏覽次數(shù)： 1258

Functional Logic Simulation可以看作是芯片設(shè)計的“邏輯驗證”階段，確保設(shè)計功能如預(yù)期工作。它的主要目的是在時序無關(guān)的情況下，確認芯片的邏輯結(jié)構(gòu)是否正確。這個步驟幫助工程師在芯片制造之前，發(fā)現(xiàn)并修正設(shè)計中的邏輯錯誤。

查看詳情 >>

為啥6寸晶圓用平邊，8/12寸晶圓用notch？

更新日期： 2024-09-11
瀏覽次數(shù)： 2336

最近讀者提問：“6寸晶圓用平邊，8/12寸晶圓用notch，用Notch 比平邊好，為啥6寸還是用平邊”這個問題時，我們可以從晶圓制造、工藝要求、歷史原因和設(shè)備兼容性等多個角度進行分析。

查看詳情 >>

聊聊晶圓和芯片量產(chǎn)階段的full-mask

更新日期： 2024-09-06
瀏覽次數(shù)： 2541

在集成電路工藝中，“full-mask”是一個關(guān)鍵概念，它涉及到半導(dǎo)體制造過程中掩模版的使用。掩模版是半導(dǎo)體光刻工藝中用于硅片表面圖案化的光學(xué)工具。掩模版上有微小的圖案，這些圖案將通過光刻過程轉(zhuǎn)移到硅片的光刻膠上，從而定義了芯片的功能區(qū)和布線層。

查看詳情 >>

SOI晶圓的結(jié)構(gòu)、分類、優(yōu)勢、下游應(yīng)用

更新日期： 2024-09-02
瀏覽次數(shù)： 2012

SOI（Silicon-On-Insulator）是一種半導(dǎo)體制造技術(shù)，其中硅晶圓的一部分被絕緣層（通常是二氧化硅）隔離開來，這樣可以有效地減少寄生電容和漏電流，提升器件性能。

查看詳情 >>

如何理解晶圓制造的良率（Yield）

更新日期： 2024-08-27
瀏覽次數(shù)： 2606

在晶圓制造中，良率的管理和提升是一個復(fù)雜而持續(xù)的過程，需要在工藝、設(shè)計、材料、設(shè)備等多個方面進行綜合的優(yōu)化和管理。通過數(shù)據(jù)的分析、持續(xù)改進的策略、客戶協(xié)同的優(yōu)化，最終實現(xiàn)良率的最大化，提高產(chǎn)品質(zhì)量和產(chǎn)線效率。

查看詳情 >>

萬物智聯(lián)時代，RISC-V與AI的融合之路該如何走？

更新日期： 2024-08-21
瀏覽次數(shù)： 1871

在全球科技飛速發(fā)展的背景下，RISC-V與人工智能（AI）的結(jié)合成為了業(yè)內(nèi)關(guān)注的焦點，8月19日，第四屆滴水湖中國RISC-V產(chǎn)業(yè)論壇在上海臨港滴水湖畔召開，北京大學(xué)講席教授、RISC-V國際基金會人工智能與機器學(xué)習(xí)專委會主席謝濤發(fā)表了《萬物智聯(lián)時代RISC-V+AI之路》演講，分析了RISC-V與AI技術(shù)的結(jié)合及其發(fā)……

查看詳情 >>

上一頁 9 10 11 12 13 14 15 下一頁