上接《一文讀懂 Intel 先進(jìn)封裝技術(shù)（一）》

接下來，我將分享可擴(kuò)展性軸(Z)上的內(nèi)容，圖1的Z軸，代表可擴(kuò)展性， Co-EMIB技術(shù)就在這一象限內(nèi)。Co-EMIB技術(shù)通過使用 EMIB 和 Foveros 的組合來融合 2D 和 3D 的技術(shù)，我們通過 Co-EMIB將 40 多個芯片放入一個封裝中。

Co-EMIB 架構(gòu)基于與配套晶片和堆疊芯片復(fù)合體的高密度連接，實現(xiàn)了更大范圍的互聯(lián)，下圖展示了可以將 HBM 與 Foveros 一起放置，或者可以有不同的配套晶片。

在可擴(kuò)展性軸(Z)上還有一項技術(shù)，它被稱為 ODI (Omni-Directional Interconnect) 全方位互連技術(shù)，這是先進(jìn)封裝的一個新維度。   下圖左邊是 Intel 的 Foveros技術(shù)，我們在那里堆疊芯片，使用TSV在芯片和基板之間、芯片和芯片之間通信，一直到頂部芯片。在下圖的最右側(cè)，我們添加了金屬支柱，允許最右側(cè)的頂部芯片直接連接到封裝。

這對我們非常有幫助，因為它可以減少下部芯片TSV的數(shù)量，這些支柱為我們提供了直接向頂部芯片供電的能力。這是另一種優(yōu)化，通過添加 ODI 技術(shù)為客戶進(jìn)行全方位定制。   上面就是我分享的 Intel 在先進(jìn)封裝領(lǐng)域的研發(fā)規(guī)劃和[敏感詞]研究成果。

Suny Li                            ~2

非常感謝Swan院士的精彩分享，我自己感覺受益匪淺！我想讀者一定會有同樣的體會。   通過 Intel 上面的技術(shù)分享，我對EMIB, Foveros, Chiplet, Co-EMIB, ODI等技術(shù)有了更加深入的認(rèn)識，同時，進(jìn)一步學(xué)習(xí)了Hybrid Bonding混合鍵合，Self-Assembly自組裝技術(shù)。   下面，我想就一些熱點(diǎn)問題請教Swan院士。
  小芯片Chiplet是封裝互連重要的應(yīng)用領(lǐng)域，請問英特爾如何利用先進(jìn)封裝技術(shù)和互連技術(shù)推進(jìn)Chiplet2.0異構(gòu)集成的進(jìn)展？  
 

Johanna Swan                    ~2

Chiplet我們也用術(shù)語 tile（區(qū)塊）來描述，Chiplet 很重要，它能夠幫助我們獲得小的獨(dú)立的 IP，一旦擁有獨(dú)立的 IP，就可以混合在眾多產(chǎn)品中，重用率非常高，可以根據(jù)需要對集成到封裝中的產(chǎn)品進(jìn)行深度定制。

我認(rèn)為定制是實現(xiàn)下一階段異構(gòu)集成的真正原因，因此，獲得更多不同制程節(jié)點(diǎn)的IP 組合，在不同的制程或節(jié)點(diǎn)進(jìn)行異構(gòu)集成，可以為客戶進(jìn)行深度定制。

Suny Li                            ~3

目前來說，晶圓對晶圓 WoW (Wafer-on-Wafer) 的鍵合方式正在發(fā)展之中，請問英特爾如何布局這種鍵合方式？
 
 

Johanna Swan                    ~3

晶圓對晶圓WoW的鍵合技術(shù)確實正在發(fā)展，當(dāng)考慮產(chǎn)品的互連時現(xiàn)在有兩種方法，我們可以用晶圓對晶圓 WoW 和芯片到晶圓 CoW  的鍵合技術(shù)。   我認(rèn)為晶圓對晶圓 WoW 和芯片到晶圓 CoW 技術(shù)都很重要，具體取決于您的產(chǎn)品。例如，對于內(nèi)存堆疊，我們今天看到業(yè)內(nèi)在進(jìn)行晶圓到晶圓的鍵合。   芯片到晶圓的鍵合業(yè)界也在進(jìn)行，這項技術(shù)有一些不同于晶圓對晶圓鍵合技術(shù)的獨(dú)特挑戰(zhàn)，但兩者都很重要。   此外，混合鍵合Hybrid Bonding技術(shù)可以應(yīng)用到晶圓對晶圓 WoW 和芯片到晶圓 CoW 技術(shù)中。  
 

Suny Li                            ~4

請問2.5D和3D集成技術(shù)目前發(fā)展到了什么階段，目前市場呈現(xiàn)了2.5D與3D封裝相結(jié)合的形式， Intel 是如何看待這種趨勢的?  
 

Johanna Swan                    ~4

2.5D和3D集成技術(shù)發(fā)展的非常快，并且，我認(rèn)為這種趨勢會繼續(xù)下去。   而且我認(rèn)為這一趨勢帶給產(chǎn)品的機(jī)會和帶來的差異化優(yōu)勢都很重要， Intel 的Co-EMIB就是一種類似2.5D和3D組合的技術(shù)，該技術(shù)讓 Intel 的 Ponte Vecchio 這樣的產(chǎn)品成為了可能。   歸根結(jié)底，我們擁有的發(fā)展機(jī)會是在 每毫米立方體上提供最多的單元并獲得每毫米立方體最多的功能 。先進(jìn)封裝將繼續(xù)小型化和縮小尺寸，以便我們可以獲得 每毫米立方體的[敏感詞]功能 。

Suny Li                            ~5

中國封裝測試企業(yè)也很多，市場占有率也在逐步擴(kuò)大，但目前技術(shù)先進(jìn)性還達(dá)不到英特爾、三星的水平，英特爾封測技術(shù)領(lǐng)先的原因是什么？您認(rèn)為如何提升中國的封測技術(shù)研發(fā)？

 

Johanna Swan                    ~5

總的來說，要認(rèn)識到封裝有一個差異化的區(qū)分因素，關(guān)鍵是客戶。我們一直在努力服務(wù)客戶并提供獨(dú)特的解決方案給客戶，這也推動了我們所關(guān)注的先進(jìn)封裝技術(shù)。   所以我認(rèn)為機(jī)會在于，隨著我們繼續(xù)為客戶提供服務(wù)，他們的產(chǎn)品需求也在不斷進(jìn)化，這是真正推動封裝需要轉(zhuǎn)變的原因。   我想這個問題的答案是：技術(shù)會到來，這些技術(shù)進(jìn)步會隨著我們的客戶希望的差異化需求而出現(xiàn)，因此，把握這種機(jī)會將有利于提升封測技術(shù)研發(fā)。  
 

Suny Li                            ~6

在過去半導(dǎo)體制造公司和半導(dǎo)體封裝是分開的，現(xiàn)在，很多芯片制造工廠正試著發(fā)展半導(dǎo)體封裝測試技術(shù)，所以我想知道您對于今后半導(dǎo)體制造、半導(dǎo)體封裝測試的走向有哪些預(yù)判？

兩者是否會走向融合或者會發(fā)展成為什么樣的共存模式？

 

Johanna Swan                    ~6

這個問題非常好！ 這正是先進(jìn)封裝讓人興奮的地方。 因為當(dāng)我們談到 10 微米間距的混合鍵合時，我們看到的是這兩個世界正在融合，我開始研究我們正在使用的金屬層的特征尺寸低于 10 微米，例如 4 微米。   現(xiàn)在，晶圓表面金屬互聯(lián)的尺寸和我們正在創(chuàng)建的將這些芯片放在一起作為封裝的一部分的特征尺寸已經(jīng)是相當(dāng)一致了。   所以芯片制造和封裝正在融合，因為工藝尺寸相當(dāng)，這已經(jīng)成為一個非常重要、有趣的創(chuàng)新場所，這是非常令人興奮的。傳統(tǒng)晶圓廠使用封裝測試技術(shù)并創(chuàng)造出先進(jìn)封裝的全新領(lǐng)域。我認(rèn)為半導(dǎo)體制造和封裝測試會逐漸走到一起。  
 

Suny Li                            ~7

在IDM 2.0戰(zhàn)略當(dāng)中，先進(jìn)封裝充當(dāng)了一個什么樣的角色？ Intel 所具有的先進(jìn)封裝技術(shù)，是否會全面開放給未來的代工業(yè)務(wù)？在IDM2.0之后，Intel 在先進(jìn)封裝上有哪些規(guī)劃？

Johanna Swan                    ~7

我認(rèn)為問題的[敏感詞]部分是先進(jìn)封裝在 IDM 2.0 中的作用，答案是它將起到非常重要的作用，因為它是一個非常重要的差異化因素。   我們會有許多不同需求的客戶，而先進(jìn)封裝將幫助我們根據(jù)這些需求進(jìn)行定制，因此先進(jìn)封裝是非常關(guān)鍵的。可以肯定的是，英特爾代工廠的客戶將可以使用我們已準(zhǔn)備好的前沿技術(shù)。   我們會提供 2D、2.5D 和 3D 等已經(jīng)開發(fā)的先進(jìn)封裝技術(shù)，將這些技術(shù)提供給我們的代工客戶，滿足他們獨(dú)特需求。對客戶來說，獲得這些技術(shù)非常重要，滿足他們特定的產(chǎn)品需求，并且這些技術(shù)還可以進(jìn)行擴(kuò)展，滿足更高層次的需求。  
 

Suny Li                            ~8

現(xiàn)今Fan-Out扇出型封裝市場有兩條技術(shù)路線，即FOWLP和FOPLP，我們都知道三星正在發(fā)展FOPLP，我想知道英特爾對FOPLP這條道路有什么計劃嗎？  
 

Johanna Swan                    ~8

我想說這是因為數(shù)量推動了需求。  你的問題是，目前有晶圓級封裝和面板級封裝，英特爾是否計劃進(jìn)行面板級封裝。  Intel 多年來一直積極參與Fan-Out封裝計劃，我們將繼續(xù)評估需求數(shù)量是否會促使我們考慮FOPLP型封裝。     Intel 目前 已經(jīng)具備了這種能力，主要看 市場條件是否希望我們從晶圓轉(zhuǎn)向面板， 這是我們必須回答的問題， 我相信此類問題會繼續(xù)出現(xiàn)。    我們一直會在該領(lǐng)域進(jìn)行積極的研究和開發(fā)， 重要的是不論是任何類型的封裝技術(shù)，都試圖在空間中推動特征尺寸提升。具體 以晶圓或面板的方式來做， 我認(rèn)為市場會為我們做出決定。  
 

Suny Li                            ~9

摩爾定律逐漸式微，當(dāng)前SiP封裝技術(shù)被作為半導(dǎo)體封裝的新突破，服務(wù)器中的CPU和FPGA也需要高端SiP，請問英特爾怎么看待SiP封裝技術(shù)？是否會在SiP這塊進(jìn)行布局？

此外，Intel 的 EMIB、CO-EMIB和 Foveros 技術(shù)可以看作系統(tǒng)級封裝技術(shù)嗎？

 

Johanna Swan                    ~9

我認(rèn)為SiP系統(tǒng)級封裝肯定會繼續(xù)。SiP技術(shù)包括我前面提到的2D、2.5D和3D架構(gòu)。有時人們認(rèn)為系統(tǒng)級封裝是3D異構(gòu)集成的一部分，實際上，它不僅僅如此，系統(tǒng)級封裝更強(qiáng)調(diào)系統(tǒng)的有效性。

EMIB、CO-EMIB和 Foveros 技術(shù)都有助于構(gòu)成系統(tǒng)級封裝的一部分，系統(tǒng)級封裝更強(qiáng)調(diào)系統(tǒng)在封裝內(nèi)的實現(xiàn)，我們做居里模塊 (Curie modules) 的時候就在封裝內(nèi)實現(xiàn)了系統(tǒng)。

SiP系統(tǒng)級封裝可以包括許多不同的東西，并完成系統(tǒng)的功能。很明顯，2D、2.5D 和 3D 都是可以成為系統(tǒng)級封裝的實現(xiàn)方式。

 

Suny Li                            ~10

在先進(jìn)封裝的布局方面，晶圓代工廠、IDM、Fabless公司、EDA工具廠商等都加入了其中。這些不同類型的企業(yè)對“先進(jìn)封裝”的理解，是否會存在較大差異？先進(jìn)封裝與傳統(tǒng)封裝之間有無明確分界點(diǎn)？  
 

Johanna Swan                    ~10

從傳統(tǒng)封裝到先進(jìn)封裝，這是一個連續(xù)體還是有一個明確的界限？我認(rèn)為“先進(jìn)封裝”的名稱就意味著它是技術(shù)進(jìn)步的連續(xù)體。

我不確定有明確的分界線將先進(jìn)封裝和傳統(tǒng)封裝區(qū)分，之所以有先進(jìn)封裝這個術(shù)語，是因為我們需要堆疊芯片并將其互聯(lián)，這是對 EDA 工具的新的需求，而不是傳統(tǒng)上將芯片放在有機(jī)封裝上，那是傳統(tǒng)EDA工具需要處理的。

現(xiàn)在，我們有了額外的層，額外的 3D 維度，并需要在此基礎(chǔ)上進(jìn)行優(yōu)化。

我們面對這樣一個事實：隨著先進(jìn)封裝的連續(xù)性繼續(xù)下去，我們的EDA工具會變得更加復(fù)雜，需要整個生態(tài)系統(tǒng)來使這一切聚集在一起并優(yōu)化，并帶給我們的更好的性能。

Suny Li                            ~11

我在新書《基于SiP技術(shù)的微系統(tǒng)》中提出了新的概念：功能密度定律（Function Density Law）,以單位體積內(nèi)的功能單位（Function UNITs）的數(shù)量來評價電子系統(tǒng)的發(fā)展。   將評判標(biāo)準(zhǔn)從摩爾定律的晶圓平面變成了電子系統(tǒng)空間，即從三維空間的角度來評判電子系統(tǒng)的集成度，對此，您如何看待呢？  
 

Johanna Swan                    ~11

我想如果你問的是從 3D 角度來衡量電子集成水平的概念，我認(rèn)為這是嘗試量化你所提供的概念一個非常好的方法。

我認(rèn)為，我們的機(jī)會是對工程師以及新技術(shù)來說，提供每毫米立方體更多的功能。

所以，我很喜歡你提出的這個概念，我們知道有一個三維空間，我們可以開始在三維空間探索更多。我認(rèn)為這是一種思考方式，我非常欣賞這樣的思考方式。

 

Suny Li                            ~12

傳統(tǒng)封裝的功能主要有三點(diǎn)：芯片保護(hù)(Chip protection)、尺度放大(Scale Expansion)、電氣連接(Electric Connection)。   在此基礎(chǔ)上先進(jìn)封裝又增加了一些功能和特點(diǎn)，我的理解是：提升功能密度(Increase Function Density)，縮短互聯(lián)長度(Shorten Interconnection Length)，進(jìn)行系統(tǒng)重構(gòu)(Execute System Restruction)是先進(jìn)封裝重要的三個新特點(diǎn)。   對此，你是如何看待的呢？

Johanna Swan                    ~12

你提到幾點(diǎn)的我都能理解，我所感興趣的是，進(jìn)行系統(tǒng)重構(gòu)的術(shù)語意味著什么。   在這個異構(gòu)時代，當(dāng)我們采用不同的工藝流程并將芯片重新組合在一起時，如何重新組合，以[敏感詞]限度地減少面積的開銷、所需的功率，以及良好的熱性能。   因此， 我的理解是，進(jìn)行系統(tǒng)重構(gòu)意味著如何將芯片重新組合在一起并獲得[敏感詞]的性能、最小的面積、[敏感詞]的功耗。   通過系統(tǒng)重構(gòu)，我們可以更好地將這些不同制程節(jié)點(diǎn)的芯片組合在一起，使得所需的開銷最小化，并在單位毫米立方體內(nèi)獲得更多的功能。      
 

Suny Li                            ~13

當(dāng)我們談?wù)摦悩?gòu)計算時，我們是說異構(gòu)計算是CPU、GPU、FPGA等不同架構(gòu)的差異化，還是異構(gòu)計算是采用異構(gòu)集成的先進(jìn)封裝而構(gòu)成？

 

Johanna Swan                    ~13

我不確定我能否做出明確的區(qū)分。正是因為我們將這些不同的制程節(jié)點(diǎn)結(jié)合在一起來驅(qū)動這個連續(xù)統(tǒng)一體，我們稱之為封裝。

因此，他們是在一起的， 我們并沒有真正解耦它們。要實現(xiàn)這一點(diǎn)，所有這些不同的制程優(yōu)化和協(xié)同工作正在推動我們的先進(jìn)封裝并創(chuàng)建這種異構(gòu)集成。

 

Suny Li                            ~14

Intel 的混合鍵合(Hybrid Bonding)技術(shù)等先進(jìn)集成封裝技術(shù)目前是否有一些局限性？如何在未來進(jìn)行解決？

 

Johanna Swan                    ~14

有不同的方式來進(jìn)行混合鍵合 (Hybrid Bonding)，有晶圓對晶圓WoW，芯片到晶圓CoW。總的來說，行業(yè)仍在努力提高技術(shù)成熟度，以實現(xiàn)批量制造。需要行業(yè)來推動芯片到晶圓的混合鍵合，以實現(xiàn)大批量生產(chǎn)，這就是我們行業(yè)所處的階段。

另一個關(guān)鍵是潔凈度。毫無疑問，混合鍵合是一種物理技術(shù)，在鍵合過程中，必須保持高的潔凈度。我們在室溫下進(jìn)行，這是混合鍵合有優(yōu)勢的一點(diǎn)。但是，必須保持非常非常的干凈，這和傳統(tǒng)封裝要達(dá)到的清潔度是不同的。當(dāng)我們采用這些先進(jìn)封裝技術(shù)時，必須要關(guān)注潔凈度問題。

Suny Li                            ~15

最后一個問題，您認(rèn)為，在接下來的發(fā)展當(dāng)中，是否會出現(xiàn)新的封裝形勢？

 

Johanna Swan                    ~15

我想就是[敏感詞]的異構(gòu)集成。我認(rèn)為先進(jìn)封裝技術(shù)將繼續(xù)具有縮小尺寸的特征。  正如我前面描述 的那樣， 將小的獨(dú)立的 IP 以Chiplet的形式集合在一起， 我認(rèn)為這就是先進(jìn)封裝發(fā)展的方向。   [敏感詞]的異構(gòu)集 成是先進(jìn)封裝技術(shù)的未來趨勢。  
       

總 結(jié)

     

通過和 Intel 院士Johanna Swan的深入交流和溝通，我們可以得出以下幾點(diǎn)結(jié)論：

1）未來先進(jìn)封裝中，互聯(lián)的密度會更大，界面間連接的凸點(diǎn)間距會縮小到10um 以下，每平方毫米的凸點(diǎn)數(shù)量會超過10,000個。

2）混合鍵合技術(shù)Hybrid Bonding在高密度先進(jìn)封裝中的普遍應(yīng)用，在混合鍵合中，凸點(diǎn)已經(jīng)不存在，除了金屬鍵合在一起，硅體也會鍵合在一起，硅片間沒有了空隙，無需填充膠，并具有更好的散熱性能，因為硅本身就是良好的導(dǎo)熱材料。此外，Intel提出的Hybrid Bonding技術(shù)和TSMC-SoIC技術(shù)具有異曲同工之妙。

3）從 Intel的技術(shù)路線圖中，我們看出，先進(jìn)封裝除了向更高密度方向發(fā)展，在擴(kuò)展軸上，同樣關(guān)注集成的靈活性，Co-EMIB和ODI就體現(xiàn)了這樣的特點(diǎn)。

4）從SoC到SiP再到Chiplet，電子集成更關(guān)注高時效、低缺陷率、高可重用性。

5）Intel提出的每毫米立方體里的功能，和我在新書中提出的功能密度定律 (Function Density Law)里描述的單位體積內(nèi)的功能單位 (Function UNITs)是同樣的概念，也從側(cè)面印證了功能密度定律的正確性。Intel致力于實現(xiàn)每毫米立方體里[敏感詞]的功能，和功能密度定律的描述一致，真是英雄所見略同。

6）集成電路制造和封裝測試和逐漸融合，這包括生產(chǎn)層面的融合和設(shè)計層面的融合，會帶來挑戰(zhàn)，也帶來了更多協(xié)同的機(jī)會。

7）先進(jìn)封裝技術(shù)的發(fā)展需要以客戶需求為導(dǎo)向，針對客戶的需要研發(fā)特定的技術(shù)，這也是Intel先進(jìn)封裝的發(fā)展模式，可供國內(nèi)的封測廠借鑒。

8）異構(gòu)集成依然是先進(jìn)封裝發(fā)展的方向和未來的趨勢。

最后，我代表個人和廣大讀者向Intel和Swan院士表示感謝！希望以后有機(jī)會再次進(jìn)行交流和學(xué)習(xí)。

免責(zé)聲明：本文轉(zhuǎn)載自“SiP與先進(jìn)封裝技術(shù)”，本文僅代表作者個人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。

公司電話：+86-0755-83044319
傳真/FAX：+86-0755-83975897
郵箱：1615456225@qq.com
QQ：3518641314 李經(jīng)理  

QQ：332496225   丘經(jīng)理

地址：深圳市龍華新區(qū)民治大道1079號展滔科技大廈C座809室